2026 年 5 月 25 日，华为董事、半导体业务部总裁何庭波在ISCAS 2026（上海） 发表主旨演讲，正式提出韬（τ）定律，并发布核心落地技术 ——逻辑折叠（Logic Folding），旨在突破摩尔定律的物理与经济瓶颈。
二、韬（τ）定律：核心思想
- 传统摩尔定律：靠几何缩微（把晶体管做小）提升密度与性能，现已逼近 3nm/2nm 物理极限，成本飙升、收益递减。
- 韬定律（τ 定律）：以 “时间缩微” 替代 “几何缩微”，核心是系统性降低时间常数 τ（信号延迟），把竞争从 “做得更小” 转向 “跑得更快”。
- τ（时间常数）：衡量信号传播与系统响应快慢的关键指标，越小性能越高。
- 四层协同优化：器件→电路→芯片→系统，全栈压缩 τ 值。
三、逻辑折叠技术：核心抓手
逻辑折叠是韬定律在电路层的关键技术，本质是从平面布线转向三维立体堆叠。
- 传统平面设计：逻辑单元平铺，金属走线绕远路，RC 延迟（电阻 + 电容）大，成为性能瓶颈36氪。
- 逻辑折叠方案：
- 垂直堆叠：数字、模拟、存储电路在三维空间 “折叠”，关键路径走线长度大幅缩短。
- 缩短路径、降低延迟：减少 RC 负载，提升频率与能效。
- 密度与性能双升：同等制程下，等效密度逼近更先进节点。
- 通俗类比：把 “平铺的单层仓库” 改成 “立体高楼”，让原本绕远的路径 “折叠” 成直连，信号跑得更快36氪。
四、技术目标与落地
- 核心目标：到2031 年，高端芯片等效密度达1.4nm 制程水平，且不依赖 EUV 光刻机。
- 已落地：过去 6 年基于该路径量产381 款芯片，覆盖通信、计算、终端、车载等领域。
- 麒麟芯片路线（2026–2029）：
- 2026（麒麟 2026）：引入逻辑折叠，主频3.1GHz，硅片验证。
- 2027（麒麟 2027）：主频3.39GHz。
- 2028（麒麟 2028）：主频3.71GHz，硅前验证。
- 2029（麒麟 2029）：主频突破 4GHz。
- 秋季发布：2026 年秋季新一代麒麟手机芯片将首发搭载逻辑折叠技术。
五、行业意义
- 中国首次定义芯片演进规则：打破摩尔定律的单一框架，提出 “时间缩微 + 逻辑折叠” 的新范式，为后摩尔时代提供中国方案。
- 降维突破制程限制：不靠 EUV 与极致微缩，靠架构与系统优化实现性能跃升，降低对先进制程的依赖。
- 全栈协同：从器件到系统重构设计思维，推动半导体从 “工艺驱动” 转向 “架构 + 系统驱动”。
免责声明：本站转载的文章，版权归原作者所有；旨在传递信息，不代表本站的观点和立场。
